Joint design-time and post-silicon optimization for digitally tuned analog circuits

Joint design time and post-silicon optimization for analog circuits has been an open problem in literature because of the complex nature of analog circuit modeling and optimization. In this paper we formulate the co-optimization problem for digitally tuned analog circuits to optimize the parametric...

Ausführliche Beschreibung

Bibliographische Detailangaben

Veröffentlicht in:	2009 IEEE/ACM International Conference on Computer-Aided Design - Digest of Technical Papers S. 725 - 730
Hauptverfasser:	Wei Yao, Yiyu Shi, Lei He, Pamarti, S.
Format:	Tagungsbericht
Sprache:	Englisch
Veröffentlicht:	IEEE 01.11.2009
Schlagworte:	Analog circuits Capacitance Circuit optimization Constraint optimization Design optimization Optimization methods Phase locked loops Space exploration Transmitters Tunable circuits and devices
ISSN:	1092-3152
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!