FPGA 기반 고속 이진 영상 모폴로지 연산 구현

영상에 포함된 객체들의 형태를 처리하는 기법 중 하나인 모폴로지 연산은 크게 침식 연산과 팽창 연산으로 나뉜다. 침식 연산은 객체의 주변을 깎아내는 연산으로 영상 안에 존재하는 잡음 같은 것을 제거하고, 객체의 경계선이 명확해지거나 서로 닿는 객체가 분리될 수 있다. 이에 반해 팽창 연산은 객체의 주변을 확장하기 때문에 객체 내부에 존재하는 작은 공간을 메울 수 있다. 모폴로지 연산이 하드웨어로 수행되면 그 수행 시간이 소프트웨어로 구현된 경우보다 비교할 수 없을 만큼 감소하게 된다. 본 논문에서는 이진 영상에 대한 모폴로지 연산을...

Celý popis

Uloženo v:
Podrobná bibliografie
Vydáno v:한국정보통신학회논문지 Ročník 28; číslo 7; s. 828 - 833
Hlavní autor: 류상문(Sang-Moon Ryu)
Médium: Journal Article
Jazyk:korejština
Vydáno: 한국정보통신학회 01.07.2024
Témata:
전자/정보통신공학
영상 처리
모폴로지 연산
Image processing
FPGA
이진 영상
Binary image
Morphological operation
ISSN:2234-4772, 2288-4165
On-line přístup:Získat plný text
Tagy: Přidat tag
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
Popis
Shrnutí:영상에 포함된 객체들의 형태를 처리하는 기법 중 하나인 모폴로지 연산은 크게 침식 연산과 팽창 연산으로 나뉜다. 침식 연산은 객체의 주변을 깎아내는 연산으로 영상 안에 존재하는 잡음 같은 것을 제거하고, 객체의 경계선이 명확해지거나 서로 닿는 객체가 분리될 수 있다. 이에 반해 팽창 연산은 객체의 주변을 확장하기 때문에 객체 내부에 존재하는 작은 공간을 메울 수 있다. 모폴로지 연산이 하드웨어로 수행되면 그 수행 시간이 소프트웨어로 구현된 경우보다 비교할 수 없을 만큼 감소하게 된다. 본 논문에서는 이진 영상에 대한 모폴로지 연산을 FPGA로 구현하기 위한 회로를 제안한다. 제안된 회로는 FPGA의 내부 자원 중 상대적으로 비싼 자원에 속하는 RAM의 소요량을 줄이고, 연산 수행 속도를 향상할 수 있다. 그 성능은 AMD사의 FPGA에 구현되는 것을 가정하여, AMD사의 Vitis 비전 라이브러리에서 제공되는 모폴로지 연산 회로로 구현된 결과와 비교하여 그 효과를 확인하였다. Morphological operations, one of the techniques for processing the shapes of objects within images, are primarily categorized into erosion and dilation operations. Erosion operation entails shaving off the periphery of objects, thereby eliminating noise-like artifacts within the image and potentially enhancing object boundaries or separating touching objects. Conversely, dilation operation involves expanding the periphery of objects, enabling the filling of small internal void spaces. When morphological operations are implemented in hardware, their execution time is significantly reduced compared to software implementations. This paper proposes a circuit design aimed at implementing morphological operations for binary images using FPGA. The proposed circuit architecture is designed to minimize the relatively expensive RAM resources, while maximizing computational efficiency. The performance of the proposed circuitry is evaluated by assuming implementation on AMD's FPGA platform and is compared against the results obtained from morphological operation circuits implemented using the AMD's Vitis vision library, confirming its effectiveness. KCI Citation Count: 0
Bibliografie:http://jkiice.org
ISSN:2234-4772
2288-4165
DOI:10.6109/jkiice.2024.28.7.828