VirtualSync+: Timing Optimization With Virtual Synchronization

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems Jg. 41; S. 5526 - 5540
Hauptverfasser:	Grace Li Zhang, Bing Li, Xing Huang, Xunzhao Yin, Cheng Zhuo, Masanori Hashimoto, Ulf Schlichtmann
Format:	Journal Article
Sprache:	Japanisch
Veröffentlicht:	Institute of Electrical and Electronics Engineers (IEEE) 01.12.2022
Schlagworte:	Computer Science - Hardware Architecture FOS: Computer and information sciences Hardware Architecture (cs.AR)
ISSN:	0278-0070, 1937-4151
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Schreiben Sie den ersten Kommentar!