An Efficient I/O Architecture for RAM-Based Content-Addressable Memory on FPGA

Uložené v:

Podrobná bibliografia
Vydané v:	IEEE Transactions on Circuits and Systems II: Express Briefs Ročník 66; s. 472 - 476
Hlavní autori:	Xuan-Thuan Nguyen, Trong-Thuc Hoang, Hong-Thu Nguyen, Katsumi Inoue, Cong-Kha Pham
Médium:	Journal Article
Jazyk:	Japanese
Vydavateľské údaje:	Institute of Electrical and Electronics Engineers (IEEE) 01.03.2019
Predmet:	Computer Science - Hardware Architecture FOS: Computer and information sciences Hardware Architecture (cs.AR)
ISSN:	1549-7747, 1558-3791
On-line prístup:	Získať plný text
Tagy:	Pridať tag Žiadne tagy, Buďte prvý, kto otaguje tento záznam!

Buďte prvý, kto okomentuje tento záznam!