FPGA based hardware implementation of AES Rijndael algorithm for Encryption and Decryption

AES algorithm or Rijndael algorithm is a network security algorithm which is most commonly used in all types of wired and wireless digital communication networks for secure transmission of data between two end users, especially over a public network. This paper presents the hardware implementation o...

Celý popis

Podrobná bibliografie

Vydáno v:	2016 International Conference on Electrical, Electronics, and Optimization Techniques (ICEEOT) s. 1769 - 1776
Hlavní autoři:	Srinivas, N. S. Sai, Akramuddin, Md
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	IEEE 01.03.2016
Témata:	Advanced Encryption Standard (AES) Algorithm design and analysis Clocks Cryptography Decryption Encryption Field Programmable Gate Array (FPGA) Field programmable gate arrays Hardware Description Language (HDL) Rijndael Table lookup Timing
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!