System-Level Retiming and Pipelining

In this paper, we examine retiming and pipelining in the context of system-level optimization techniques. Our main contributions are: (a) functionally equivalent retiming and delay balancing as necessary techniques for pipelining and retiming system-level graphs while maintaining numerical fidelity,...

Celý popis

Podrobná bibliografie

Vydáno v:	2014 IEEE 22nd Annual International Symposium on Field-Programmable Custom Computing Machines s. 80 - 87
Hlavní autoři:	Venkataramani, Girish, Yongfeng Gu
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	IEEE 01.05.2014
Témata:	Algorithm design and analysis Delays Hardware design languages high-level synthesis ESL pipelining retiming multi-cycle Simulink HDL Coder MATLAB Pipeline processing Registers Software packages
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!