Multi-layer parallel decoding algorithm and vlsi architecture for quasi-cyclic LDPC codes

We propose a multi-layer parallel decoding algorithm and VLSI architecture for decoding of structured quasi-cyclic low-density parity-check codes. In the conventional layered decoding algorithm, the block-rows of the parity check matrix are processed sequentially, or layer after layer. The maximum n...

Celý popis

Podrobná bibliografia

Vydané v:	2011 IEEE International Symposium of Circuits and Systems (ISCAS) s. 1776 - 1779
Hlavní autori:	Yang Sun, Guohui Wang, Cavallaro, J. R.
Médium:	Konferenčný príspevok..
Jazyk:	English
Vydavateľské údaje:	IEEE 01.05.2011
Predmet:	Decoding IEEE 802.11n Standard Parallel processing Parity check codes Registers Throughput Very large scale integration
ISBN:	1424494737, 9781424494736
ISSN:	0271-4302
On-line prístup:	Získať plný text
Tagy:	Pridať tag Žiadne tagy, Buďte prvý, kto otaguje tento záznam!