Towards a Reconfigurable Bit-Serial/Bit-Parallel Vector Accelerator using In-Situ Processing-In-SRAM

Vector accelerators can efficiently execute regular data-parallel workloads, but they require expensive multi-ported register files to feed large vector ALUs. Recent work on in-situ processing-in-SRAM shows promise in enabling area-efficient vector acceleration. This work explores two different appr...

Celý popis

Podrobná bibliografia

Vydané v:	IEEE International Symposium on Circuits and Systems proceedings s. 1 - 5
Hlavní autori:	Al-Hawaj, Khalid, Afuye, Olalekan, Agwa, Shady, Apsel, Alyssa, Batten, Christopher
Médium:	Konferenčný príspevok..
Jazyk:	English
Vydavateľské údaje:	IEEE 01.10.2020
Predmet:	Decoding Latches Layout Multiplexing Random access memory Registers Throughput
ISBN:	9781728133201, 1728133203
ISSN:	2158-1525
On-line prístup:	Získať plný text
Tagy:	Pridať tag Žiadne tagy, Buďte prvý, kto otaguje tento záznam!