A hardware efficient parallel Viterbi algorithm

A hardware efficient block processing scheme is proposed for concurrent implementation of the Viterbi algorithm. The throughput increase is proportional to the increase in hardware complexity at the expense of latency. Advantages of the algorithm over other parallel schemes are that the reduction of...

Ausführliche Beschreibung

Bibliographische Detailangaben

Veröffentlicht in:	Proceedings of the ... IEEE International Conference on Acoustics, Speech and Signal Processing (1998) S. 893 - 896 vol.2
Hauptverfasser:	Black, P.J., Meng, T.H.-Y.
Format:	Tagungsbericht
Sprache:	Englisch
Veröffentlicht:	IEEE 1990
Schlagworte:	Data mining Decoding Delay Hardware Information rates Intersymbol interference Throughput Transmitters Viterbi algorithm
ISSN:	1520-6149
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!