A hardware efficient parallel Viterbi algorithm

A hardware efficient block processing scheme is proposed for concurrent implementation of the Viterbi algorithm. The throughput increase is proportional to the increase in hardware complexity at the expense of latency. Advantages of the algorithm over other parallel schemes are that the reduction of...

Celý popis

Podrobná bibliografie

Vydáno v:	Proceedings of the ... IEEE International Conference on Acoustics, Speech and Signal Processing (1998) s. 893 - 896 vol.2
Hlavní autoři:	Black, P.J., Meng, T.H.-Y.
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	IEEE 1990
Témata:	Data mining Decoding Delay Hardware Information rates Intersymbol interference Throughput Transmitters Viterbi algorithm
ISSN:	1520-6149
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!