Reconciling performance and predictability on a many-core through off-line mapping

We start from a general-purpose many-core architecture designed for average-case performance and ease of use. In particular, its distributed shared memory programming model allows the use of a code generation flow based on the (unmodified) gcc compiler chain. We modify this architecture and extend t...

Celý popis

Podrobná bibliografie

Vydáno v:	2014 9th International Symposium on Reconfigurable and Communication-Centric Systems-on-Chip (ReCoSoC) s. 1 - 8
Hlavní autoři:	Carle, Thomas, Djemal, Manel, Genius, Daniela, Pecheux, Francois, Potop Butucaru, Dumitru, de Simone, Robert, Wajsburt, Franck, Zhen Zhang
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	IEEE 01.05.2014
Témata:	Computer architecture Hardware Processor scheduling Random access memory Real-time systems Scheduling Timing
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!