A Type-Safe Hdl Verified in Coq
Hardware Description Languages (HDL), such as VHDL and Verilog, simplify the circuit specifcation, simulation, and synthesis by enabling different types of abstractions. Hardware verifcation pipelines reduce design faults caused by erroneous transformations of a design specifcation into the layout d...
Gespeichert in:
| 1. Verfasser: | |
|---|---|
| Format: | Dissertation |
| Sprache: | Englisch |
| Veröffentlicht: |
ProQuest Dissertations & Theses
01.01.2023
|
| Schlagworte: | |
| ISBN: | 9798379861988 |
| Online-Zugang: | Volltext |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Schreiben Sie den ersten Kommentar!

