Field programmable gate array (FPGA) implementation of novel complex PN-code-generator- based data scrambler and descrambler

A novel technique for the generation of complex and lengthy code sequences using low- length linear feedback shift registers (LFSRs) for data scrambling and descrambling is proposed. The scheme has been implemented using VHSIC hardware description language (VHDL) approach which allows the reconfigur...

Celý popis

Podrobná bibliografia

Vydané v:	Maejo international journal of science and technology Ročník 4; číslo 1; s. 125 - 135
Hlavný autor:	Shabir A. Parah
Médium:	Journal Article
Jazyk:	English
Vydavateľské údaje:	Maejo University 01.01.2010
Predmet:	complex code generator descrambler FPGA scrambler VHDL
ISSN:	1905-7873, 1905-7873
On-line prístup:	Získať plný text
Tagy:	Pridať tag Žiadne tagy, Buďte prvý, kto otaguje tento záznam!