Decimator systolic arrays design space exploration for multirate signal processing applications

This study presents a new systolic array structure for a decimator that merges the antialiasing finite impulse response (FIR) filter with the downsampler. The development of the structure is based on a systematic methodology. Using this methodology, a dependence graph for the decimator was obtained...

Celý popis

Uloženo v:
Podrobná bibliografie
Vydáno v:IET circuits, devices & systems Ročník 13; číslo 8; s. 1232 - 1240
Hlavní autoři: Shoukry, Mohammed, Gebali, Fayez, Agathoklis, Panajotis
Médium: Journal Article
Jazyk:angličtina
Vydáno: Stevenage The Institution of Engineering and Technology 01.11.2019
John Wiley & Sons, Inc
Témata:
ISSN:1751-858X, 1751-8598, 1751-8598
On-line přístup:Získat plný text
Tagy: Přidat tag
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
Buďte první, kdo okomentuje tento záznam!
Nejprve se musíte přihlásit.