An efficient algorithmic framework to minimize the summand matrix in binary multiplication

Binary multiplication is a key operation in digital systems, often limited by the complexity of generating and summing numerous partial products. Traditional methods, like Booth’s algorithm, produce a summand matrix proportional to the operand bit-length, increasing computational load, hardware usag...

Celý popis

Podrobná bibliografie

Vydáno v:	Automatika Ročník 66; číslo 4; s. 22 - 31
Hlavní autoři:	Verma, Amit, Prateek, Manish, Shivhare, Shiv Naresh, Singh, Thipendra P., Kumar, Anuj, Ranjan, Rakesh, Priyadarshi, Rahul
Médium:	Journal Article
Jazyk:	angličtina
Vydáno:	Ljubljana Taylor & Francis Ltd 02.10.2025 Taylor & Francis Group
Témata:	Algorithms Arithmetic and logic units Binary multiplication Booth’s algorithm Complexity Digital systems Embedded systems Hardware hardware efficiency latency optimization Multiplication multiplier summand reduction
ISSN:	0005-1144, 1848-3380
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!