Heuristic Logic Resynthesis Algorithms at the Core of Peephole Optimization

Logic resynthesis is one of the core problems in modern peephole logic optimization algorithms. Given a target function and a set of existing functions, logic resynthesis asks for a circuit reusing some of the existing functions and generating the target. While exact methods such as enumeration and...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	IEEE transactions on computer-aided design of integrated circuits and systems Jg. 42; H. 11; S. 1
Hauptverfasser:	Lee, Siang-Yun, Micheli, Giovanni De
Format:	Journal Article
Sprache:	Englisch
Veröffentlicht:	New York IEEE 01.11.2023 The Institute of Electrical and Electronics Engineers, Inc. (IEEE)
Schlagworte:	Algorithms Boolean resubstitution Circuits combinational circuit Enumeration Heuristic Heuristic algorithms Integrated circuit modeling Inverters Logic Logic gates Logic synthesis Multiplexing Optimization peephole optimization resynthesis Wires
ISSN:	0278-0070, 1937-4151
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Schreiben Sie den ersten Kommentar!