Fault-tolerant programmable logic array for nanoelectronics

SUMMARY This paper presents the architecture for a nanoelectronic logic system in which a regular array of logic gates with programmable interconnections is accompanied by a data transmitter and receiver as well as program registers and a controller. Binary programmable interconnections assure syste...

Celý popis

Podrobná bibliografie

Vydáno v:	International journal of circuit theory and applications Ročník 40; číslo 12; s. 1233 - 1247
Hlavní autoři:	Flak, Jacek, Laiho, Mika
Médium:	Journal Article
Jazyk:	angličtina
Vydáno:	Chichester, UK John Wiley & Sons, Ltd 01.12.2012 Wiley Subscription Services, Inc
Témata:	fault tolerance hybrid circuits nanoelectronics programmable logic array single-electron devices
ISSN:	0098-9886, 1097-007X
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!