Eliminating interlocks in deeply pipelined processors by delay enforced multistreaming

The delay enforced multistreaming (DEMUS) processor architecture provides a simple, inexpensive ways of achieving high hardware utilization in deeply pipelined processors. Multiple streams share the pipeline in an interleaved fashion. Both the data dependency problem and the jump problem are prevent...

Ausführliche Beschreibung

Bibliographische Detailangaben

Veröffentlicht in:	IEEE transactions on computers Jg. 40; H. 10; S. 1125 - 1132
1. Verfasser:	McCrackin, D.C.
Format:	Journal Article
Sprache:	Englisch
Veröffentlicht:	IEEE 01.10.1991
Schlagworte:	Clocks Computational modeling Computer simulation Counting circuits Delay Dispatching Hardware Pipeline processing Registers Throughput
ISSN:	0018-9340
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!