Model-based Design of a High-Throughput Canny Edge Detection Accelerator on Zynq-7000 FPGA

This paper presents a novel approach for fast FPGA prototyping of the Canny edge detection algorithm using High-Level Synthesis (HLS) based on the HDL Coder. Traditional RTL-based design methodologies for implementing image processing algorithms on FPGAs can be time-consuming and error-prone. HLS of...

Celý popis

Podrobná bibliografia

Vydané v:	Engineering, technology & applied science research Ročník 14; číslo 2; s. 13547 - 13553
Hlavní autori:	Alhomoud, Ahmed, Ghodhbani, Refka, Saidani, Taoufik, Zayani, Hafedh Mahmoud, Said, Yahia, Ammar, Mohamed Ben, Slimane, Jihane Ben
Médium:	Journal Article
Jazyk:	English
Vydavateľské údaje:	01.04.2024
ISSN:	2241-4487, 1792-8036
On-line prístup:	Získať plný text
Tagy:	Pridať tag Žiadne tagy, Buďte prvý, kto otaguje tento záznam!