Recurrent neural network implementation of digital integrated circuits to mitigate challenges in design verification
Design verification is the dominant stage that consumes the most resources in the digital integrated circuit (IC) design process. Design verification is important because human designers imperfectly convert high-level specifications to low-level circuit implementations using standard cell logic, whi...
Uloženo v:
| Vydáno v: | Review of Computer Engineering Research Ročník 10; číslo 3; s. 122 - 136 |
|---|---|
| Hlavní autoři: | , |
| Médium: | Journal Article |
| Jazyk: | angličtina |
| Vydáno: |
10.11.2023
|
| ISSN: | 2412-4281, 2410-9142 |
| On-line přístup: | Získat plný text |
| Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
Buďte první, kdo okomentuje tento záznam!