Performance-Driven Simultaneous Partitioning and Routing for Multi-FPGA Systems

A multi-FPGA system consists of multiple FPGAs connected by physical wires, and a circuit is partitioned to fit each FPGA and routed on the system by such physical wires. Due to the limited numbers of input/output (I/O) pins in an FPGA, however, not all signals can be transmitted between FPGAs direc...

Celý popis

Podrobná bibliografie

Vydáno v:	2021 58th ACM/IEEE Design Automation Conference (DAC) s. 1129 - 1134
Hlavní autoři:	Chen, Ming-Hung, Chang, Yao-Wen, Wang, Jun-Jie
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	IEEE 05.12.2021
Témata:	Delays Design automation Partitioning algorithms Pins Routing Time division multiplexing Wires
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!