DRiLLS: Deep Reinforcement Learning for Logic Synthesis

Logic synthesis requires extensive tuning of the synthesis optimization flow where the quality of results (QoR) depends on the sequence of optimizations used. Efficient design space exploration is challenging due to the exponential number of possible optimization permutations. Therefore, automating...

Celý popis

Podrobná bibliografia

Vydané v:	Proceedings of the ASP-DAC ... Asia and South Pacific Design Automation Conference s. 581 - 586
Hlavní autori:	Hosny, Abdelrahman, Hashemi, Soheil, Shalan, Mohamed, Reda, Sherief
Médium:	Konferenčný príspevok..
Jazyk:	English
Vydavateľské údaje:	IEEE 01.01.2020
Predmet:	Benchmark testing Circuit synthesis Delays Optimization Reinforcement learning Space exploration Tuning
ISSN:	2153-697X
On-line prístup:	Získať plný text
Tagy:	Pridať tag Žiadne tagy, Buďte prvý, kto otaguje tento záznam!