DRiLLS: Deep Reinforcement Learning for Logic Synthesis

Logic synthesis requires extensive tuning of the synthesis optimization flow where the quality of results (QoR) depends on the sequence of optimizations used. Efficient design space exploration is challenging due to the exponential number of possible optimization permutations. Therefore, automating...

Ausführliche Beschreibung

Bibliographische Detailangaben

Veröffentlicht in:	Proceedings of the ASP-DAC ... Asia and South Pacific Design Automation Conference S. 581 - 586
Hauptverfasser:	Hosny, Abdelrahman, Hashemi, Soheil, Shalan, Mohamed, Reda, Sherief
Format:	Tagungsbericht
Sprache:	Englisch
Veröffentlicht:	IEEE 01.01.2020
Schlagworte:	Benchmark testing Circuit synthesis Delays Optimization Reinforcement learning Space exploration Tuning
ISSN:	2153-697X
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!