Mapping of real-time computation to parallel platforms
Saved in:
| Title: | Mapping of real-time computation to parallel platforms |
|---|---|
| Authors: | Samadi Gharajeh, Mohammad |
| Contributors: | University/Department: Universitat Politècnica de Catalunya. Departament d'Arquitectura de Computadors |
| Thesis Advisors: | Pinho, Luis Miguel, Royuela Alcázar, Sara, Martorell Bofill, Xavier |
| Source: | TDX (Tesis Doctorals en Xarxa) |
| Publisher Information: | Universitat Politècnica de Catalunya, 2026. |
| Publication Year: | 2026 |
| Physical Description: | 210 p. |
| Subject Terms: | Time-Critical Systems, Parallel Programming Model, OpenMP, Predictability, Schedulability, Response Time, Task-to-Thread Mapping, Task-to-Accelerator Mapping, Heuristics, Fuzzy Decision Making, Àrees temàtiques de la UPC::Informàtica, 004 - Informàtica |
| Description: | (English) Time-critical systems are a special type of application that must complete computing tasks within specific time constraints to guarantee the required level of service. As these systems have become more complex in recent years, they have increased performance requirements, which necessitates the need to use more powerful hardware platforms, providing higher performance. The performance of these systems can be improved by utilizing multi-core processors and parallel programming models (e.g., OpenMP). However, the predictability and schedulability of these parallel applications easily become intricate due to the potentially complex structure of execution graphs and the several resources available in modern architectures. Therefore, mapping tasks to computing resources needs to be performed efficiently in these applications to improve the work-conserving of the mapping process and the load-balancing of the job queues. This process can lead to reduced application response time (and WCRT), as well as its variability. To address the problems mentioned above, this thesis tackles the challenge of maintaining system predictability and schedulability while maximizing performance in real-time parallel computing systems. Accordingly, it (i) proposes task-to-thread mapping methods based on heuristics that exploit knowledge about the behavior of predictable parallel applications, considering both the offline design of the system as well as the online execution phase, to reduce the variability of response times and the WCRT, as well as to improve the average response time in OpenMP applications, (ii) uses efficient methods for measuring parallel tasks in terms of schedulability and predictability as well as discovering the longest execution path through the parallel execution (i.e., WCRT), (iii) evaluates the impact of the configurations of mapping algorithms (e.g., static and dynamic mapping) and hardware platforms on the task execution time and application response time, and (iv) proposes and evaluates the performance of task-to-accelerator mapping using different heuristics to reduce the response time by executing high-workload tasks in the accelerator. Evaluation results, based on simulations and experiments using random graphs and real-world applications, demonstrate that the new approaches, in most cases, minimize response time (and WCRT) and reduce the variability of response times compared to existing mapping approaches. In addition, a prototype implementation of the main heuristics is evaluated using real-world applications, showing that the WCRT and response time variability obtained using the new methods are lower than those obtained using LLVM's default scheduler in most configurations. These achievements show that the proposed methods can improve the predictability and schedulability of real-time parallel applications. |
| Description (Translated): | (Català) Els sistemes crítics de temps real són un tipus especial d’aplicacions que han de completar les tasques computacionals dins de límits de temps específics per tal de garantir el nivell de servei requerit. En els darrers anys aquests sistemes s’han anat tornant més complexos, incloent-hi requisits de rendiment cada cop més elevats. Això implica la necessitat d’utilitzar plataformes de maquinari més potents, que ofereixin un rendiment superior. El rendiment d’aquests sistemes es pot millorar usant processadors multinucli i models de programació paral·lela (per exemple, OpenMP). No obstant això, la predictibilitat i la programabilitat d’aquestes aplicacions paral·leles es compliquen degut a la potencial complexitat de l’estructura del graf d’execució i dels diversos recursos disponibles en les arquitectures modernes. Per tant, l’assignació de tasques als recursos de computació ha de realitzar-se de manera eficient per a millorar la conservació del treball en el procés d’assignació i l’equilibri de càrrega de les cues de treball. Aquest procés pot conduir a reduir el temps de resposta de l’aplicació (i el WCRT), així com la seva variabilitat. Per tal d’abordar els problemes esmentats anteriorment, aquesta tesi afronta el repte de mantenir la predictibilitat i la programabilitat del sistema tot maximitzant el rendiment en sistemes de computació paral·lela en temps real. En conseqüència, (i) proposa mètodes de mapatge de tasques a fils basats en tècniques heurístiques que exploten coneixements sobre el comportament d'aplicacions paral·leles predictibles, considerant tant el disseny del sistema com la fase d’execució, per a reduir la variabilitat dels temps de resposta i el WCRT, així com per millorar el temps de resposta mitjà en aplicacions OpenMP; (ii) utilitza mètodes eficients per mesurar les tasques paral·leles en termes de programabilitat i predictibilitat, així com per descobrir el camí d’execució més llarg durant l’execució paral·lela (és a dir, el WCRT); (iii) avalua l’impacte de les configuracions dels algorismes de mapatge (per exemple, mapatge estàtic i dinàmic) i de les plataformes de maquinari sobre el temps d’execució de les tasques i el temps de resposta de l’aplicació; i (iv) proposa i avalua el rendiment del mapatge de tasques a acceleradors mitjançant diferents heurístiques per reduir el temps de resposta executant tasques d’alta càrrega de treball a l’accelerador. Els resultats de l’avaluació mitjançant simulacions i experiments basats en grafs aleatoris i aplicacions reals mostren que els nous enfocaments, en la majoria dels casos, minimitzen el temps de resposta (i el WCRT) i redueixen la variabilitat dels temps de resposta en comparació amb els mètodes de mapatge existents. A més, s’avaluà una implementació prototip de les principals heurístiques utilitzant aplicacions reals, mostrant que el WCRT i la variabilitat del temps de resposta obtinguts amb els nous mètodes són inferiors als obtinguts amb el planificador per defecte de LLVM en la majoria de les configuracions. Aquests èxits demostren que els mètodes proposats poden millorar la predictibilitat i la programabilitat d’aplicacions paral·leles en temps real. (Español) Los sistemas críticos de tiempo real son un tipo especial de aplicaciones que deben completar las tareas computacionales dentro de unas limitaciones de tiempo específicas, para garantizar el nivel de servicio requerido. En los últimos años estos sistemas se han ido haciendo más complejos, incluyendo requisitos de rendimiento cada vez mayores. Esto implica la necesidad de utilizar plataformas de hardware más potentes, que proporcionen un mayor rendimiento. El rendimiento de estos sistemas puede mejorarse en procesadores multinúcleo utilizando modelos de programación paralela (por ejemplo, OpenMP). Sin embargo, la previsibilidad y la programabilidad de estas aplicaciones paralelas se complican fácilmente debido a la estructura potencialmente compleja de los grafos de ejecución y a los diversos recursos disponibles en las arquitecturas modernas. Por lo tanto, la asignación de tareas a recursos informáticos debe realizarse de forma eficiente en estas aplicaciones para mejorar la conservación del trabajo del proceso de asignación y el equilibrio de carga de las colas de trabajo. Este proceso puede llevar a reducir el tiempo de respuesta de la aplicación (y el WCRT), así como su variabilidad. Con el fin de abordar los problemas mencionados anteriormente, esta tesis aborda el reto de mantener la predictibilidad y la programabilidad del sistema al tiempo que se maximiza el rendimiento en sistemas de computación paralela en tiempo real. En consecuencia, (i) propone métodos de mapeo tarea-hilo basados en técnicas heurísticas y basadas en el conocimiento en aplicaciones paralelas predecibles, considerando tanto el diseño offline del sistema como la fase de ejecución online, para la evaluación del rendimiento de varios algoritmos heurísticos para reducir la variabilidad de los tiempos de respuesta y el WCRT, así como para mejorar el tiempo medio de respuesta en aplicaciones OpenMP, (ii) utiliza métodos eficientes para medir las tareas paralelas en términos de programabilidad y predictibilidad, así como para descubrir la ruta de ejecución más larga a través de la ejecución paralela (es decir, WCRT), (iii) evalúa el impacto de las configuraciones de los algoritmos de mapeo (por ejemplo, mapeo estático y dinámico) y las plataformas de hardware en el tiempo de ejecución de la tarea y el tiempo de respuesta de la aplicación, y (iv) propone y evalúa el rendimiento del mapeo tarea-acelerador utilizando diferentes heurísticas para reducir el tiempo de respuesta mediante la ejecución de tareas de alta carga de trabajo en el acelerador. Los resultados de la evaluación mediante simulaciones y experimentos basados en gráficos aleatorios y aplicaciones reales muestran que los nuevos enfoques, en la mayoría de los casos, minimizan el tiempo de respuesta (y WCRT), así como reducen la variabilidad de los tiempos de respuesta, en comparación con los enfoques de mapeo existentes. Además, se evalúa una implementación prototipo de las heurísticas principales utilizando aplicaciones del mundo real, mostrando que el WCRT y la variabilidad del tiempo de respuesta obtenidos utilizando los nuevos métodos son inferiores a los obtenidos utilizando el planificador por defecto de LLVM en la mayoría de las configuraciones. Estos logros demuestran que los métodos propuestos pueden mejorar la predictibilidad y la programabilidad de las aplicaciones paralelas en tiempo real. DOCTORAT EN ARQUITECTURA DE COMPUTADORS (Pla 2012) |
| Document Type: | Dissertation/Thesis |
| File Description: | application/pdf |
| Language: | English |
| DOI: | 10.5821/dissertation-2117-457113 |
| Access URL: | http://hdl.handle.net/10803/696939 https://dx.doi.org/10.5821/dissertation-2117-457113 |
| Rights: | L'accés als continguts d'aquesta tesi queda condicionat a l'acceptació de les condicions d'ús establertes per la següent llicència Creative Commons: http://creativecommons.org/licenses/by-nc/4.0/ |
| Accession Number: | edstdx.10803.696939 |
| Database: | TDX |
| Abstract: | (English) Time-critical systems are a special type of application that must complete computing tasks within specific time constraints to guarantee the required level of service. As these systems have become more complex in recent years, they have increased performance requirements, which necessitates the need to use more powerful hardware platforms, providing higher performance. The performance of these systems can be improved by utilizing multi-core processors and parallel programming models (e.g., OpenMP). However, the predictability and schedulability of these parallel applications easily become intricate due to the potentially complex structure of execution graphs and the several resources available in modern architectures. Therefore, mapping tasks to computing resources needs to be performed efficiently in these applications to improve the work-conserving of the mapping process and the load-balancing of the job queues. This process can lead to reduced application response time (and WCRT), as well as its variability. To address the problems mentioned above, this thesis tackles the challenge of maintaining system predictability and schedulability while maximizing performance in real-time parallel computing systems. Accordingly, it (i) proposes task-to-thread mapping methods based on heuristics that exploit knowledge about the behavior of predictable parallel applications, considering both the offline design of the system as well as the online execution phase, to reduce the variability of response times and the WCRT, as well as to improve the average response time in OpenMP applications, (ii) uses efficient methods for measuring parallel tasks in terms of schedulability and predictability as well as discovering the longest execution path through the parallel execution (i.e., WCRT), (iii) evaluates the impact of the configurations of mapping algorithms (e.g., static and dynamic mapping) and hardware platforms on the task execution time and application response time, and (iv) proposes and evaluates the performance of task-to-accelerator mapping using different heuristics to reduce the response time by executing high-workload tasks in the accelerator. Evaluation results, based on simulations and experiments using random graphs and real-world applications, demonstrate that the new approaches, in most cases, minimize response time (and WCRT) and reduce the variability of response times compared to existing mapping approaches. In addition, a prototype implementation of the main heuristics is evaluated using real-world applications, showing that the WCRT and response time variability obtained using the new methods are lower than those obtained using LLVM's default scheduler in most configurations. These achievements show that the proposed methods can improve the predictability and schedulability of real-time parallel applications. |
|---|---|
| DOI: | 10.5821/dissertation-2117-457113 |