Nios^{(R)}$ II 임베디드 프로세서를 사용한 병렬처리 시스템의 설계 및 구현

In this thesis, we discuss the implementation of parallel processing system which is able to get a high degree of efficiency(size, cost, performance and flexibility) by using $Nios^{(R)}$ II(32bit RISC(Reduced Instruction Set Computer) processor) embedded processor in DE2-$70^{(R)}$ reference board....

Celý popis

Podrobná bibliografie

Vydáno v:	韓國컴퓨터情報學會論文誌 Ročník 14; číslo 11; s. 97 - 103
Hlavní autoři:	이시현, Lee, Si-Hyun
Médium:	Journal Article
Jazyk:	korejština
Vydáno:	한국컴퓨터정보학회 01.11.2009
Témata:	컴퓨터학 RISC Parallel processing system FPGA SoC
ISSN:	1598-849X, 2383-9945
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!