Modeling and Analysis Technique for the Formal Verification of System-on-Chip Address Maps: Extended Abstract

This paper proposes a modeling and analysis technique to verify SoC address maps. The approach involves (i) modeling the specification and implementation address map using a unified graph model, and (ii) analysis of equivalence in terms of address maps between two such models. Using a state-of-the-a...

Celý popis

Podrobná bibliografie

Vydáno v:	Proceedings - Design, Automation, and Test in Europe Conference and Exhibition s. 1 - 2
Hlavní autoři:	Mook, Niels, De Kock, Erwin, Arts, Bas, Chakraborty, Soham, Van Deursen, Arie
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	EDAA 31.03.2025
Témata:	Analytical models Europe Formal verification System-on-chip
ISSN:	1558-1101
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!