Accelerating a Sparse Matrix Iterative Solver Using a High Performance Reconfigurable Computer

High performance reconfigurable computers (HPRCs), which combine general-purpose processors (GPPs) and field programmable gate arrays (FPGAs), are now commercially available. These interesting architectures allow for the creation of reconfigurable processors. HPRCs have already been used to accelera...

Celý popis

Podrobná bibliografie

Vydáno v:	2010 DoD High Performance Computing Modernization Program Users Group Conference s. 517 - 523
Hlavní autoři:	Morris, G. R., McGruder, R. Y., Abed, K. H.
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	IEEE 01.06.2010
Témata:	Computers Field programmable gate arrays FPGA Hardware iterative solver Jacobian matrices Kernel Program processors reconfigurable computer Sparse matrices sparse matrix
ISBN:	9781612849867, 1612849865
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!