Stream-interleaved pipelined RISC processor design for SIMD and MIMD system development

Architectures exploiting time and space parallelism can be used to increase performance. Reduced instruction set computers (RISC) enhance performance of a single instruction stream through a simple load/store architecture. Data dependencies are eliminated by introducing NOP instructions in the strea...

Celý popis

Podrobná bibliografie

Vydáno v:	1993 (25th) Southeastern Symposium on System Theory s. 452 - 456
Hlavní autoři:	Killeen, T., Celenk, M.
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	IEEE 1993
Témata:	Computer aided instruction Computer architecture Interleaved codes Multitasking Parallel processing Pipeline processing Process design Reduced instruction set computing Registers Very large scale integration
ISBN:	0818635606, 9780818635601
ISSN:	0094-2898
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!