Analysis of Mixed PUF-TRNG Circuit Based on SR-Latches in FD-SOI Technology

An SR-latch can be regarded as primitive to build a True Random Number Generation (TRNG) or Physically Unclonable Function (PUF). Indeed, when the SR inputs of the latch are tied together and go from an unknown state (i.e. S=R=1) to a memory state (i.e. S=R=0), the behaviour depends on the balance b...

Celý popis

Podrobná bibliografia

Vydané v:	2018 21st Euromicro Conference on Digital System Design (DSD) s. 508 - 515
Hlavní autori:	Danger, Jean-Luc, Yashiro, Risa, Graba, Tarik, Mathieu, Yves, Si-Merabet, Abdelmalek, Sakiyama, Kazuo, Miura, Noriyuki, Nagata, Makoto
Médium:	Konferenčný príspevok..
Jazyk:	English
Vydavateľské údaje:	IEEE 01.08.2018
Predmet:	analysis Cryptography Delays Entropy FD SOI Latches Logic gates PUF Reliability Transistors TRNG
On-line prístup:	Získať plný text
Tagy:	Pridať tag Žiadne tagy, Buďte prvý, kto otaguje tento záznam!