Analysis of Mixed PUF-TRNG Circuit Based on SR-Latches in FD-SOI Technology

An SR-latch can be regarded as primitive to build a True Random Number Generation (TRNG) or Physically Unclonable Function (PUF). Indeed, when the SR inputs of the latch are tied together and go from an unknown state (i.e. S=R=1) to a memory state (i.e. S=R=0), the behaviour depends on the balance b...

Ausführliche Beschreibung

Bibliographische Detailangaben

Veröffentlicht in:	2018 21st Euromicro Conference on Digital System Design (DSD) S. 508 - 515
Hauptverfasser:	Danger, Jean-Luc, Yashiro, Risa, Graba, Tarik, Mathieu, Yves, Si-Merabet, Abdelmalek, Sakiyama, Kazuo, Miura, Noriyuki, Nagata, Makoto
Format:	Tagungsbericht
Sprache:	Englisch
Veröffentlicht:	IEEE 01.08.2018
Schlagworte:	analysis Cryptography Delays Entropy FD SOI Latches Logic gates PUF Reliability Transistors TRNG
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!