Totally self-checking (TSC) VLSI circuits using Scalable Error Detection Coding (SEDC) technique

Integrated circuits fabricated in deep sub-micron technology are vulnerable to intermittent or transient faults which are the predominant cause of system failures. With continued scaling, operating voltage levels have reduced and resultant decrease in noise margins, the possibility of transient faul...

Celý popis

Podrobná bibliografie

Vydáno v:	2013 5th Asia Symposium on Quality Electronic Design (ASQED) s. 72 - 79
Hlavní autoři:	Somasundaram, Natarajan, Mehdipour, Farhad, Jeong-A Lee, Ramadass, N., Rao, Y. V. Ramana
Médium:	Konferenční příspěvek
Jazyk:	angličtina japonština
Vydáno:	IEEE 01.08.2013
Témata:	Circuit faults Computer architecture Dependable Architecture Encoding Error detection coding Fault tolerance Hardware Logic gates Redundancy Totally Self-Checking circuits Transient analysis Unidirectional errors
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!