Properties of the input pattern fault model

Recent work in IC failure analysis strongly indicates the need for fault models that directly analyze the function of circuit primitives. The input pattern (IP) fault model is a functional fault model that allows for both complete and partial functional verification of every circuit module, independ...

Celý popis

Podrobná bibliografia

Vydané v:	Proceedings International Conference on Computer Design VLSI in Computers and Processors s. 372 - 380
Hlavní autori:	Blanton, R.D., Hayes, J.P.
Médium:	Konferenčný príspevok..
Jazyk:	English
Vydavateľské údaje:	IEEE 1997
Predmet:	Adders Analytical models Benchmark testing Circuit faults Circuit simulation Circuit testing Electrical fault detection Failure analysis Integrated circuit modeling Redundancy
ISBN:	9780818682063, 081868206X
ISSN:	1063-6404
On-line prístup:	Získať plný text
Tagy:	Pridať tag Žiadne tagy, Buďte prvý, kto otaguje tento záznam!