A fault-tolerant last level cache for CMPs operating at ultra-low voltage

Voltage scaling to values near the threshold voltage is a promising technique to hold off the many-core power wall. However, as voltage decreases, some SRAM cells are unable to operate reliably and show a behavior consistent with a hard fault. Block disabling is a micro-architectural technique that...

Celý popis

Uloženo v:

Podrobná bibliografie
Vydáno v:	Journal of parallel and distributed computing Ročník 125; s. 31 - 44
Hlavní autoři:	Ferrerón, Alexandra, Alastruey-Benedé, Jesús, Suárez Gracia, Darío, Monreal Arnal, Teresa, Ibáñez Marín, Pablo, Viñals Yúfera, Víctor
Médium:	Journal Article Publikace
Jazyk:	angličtina
Vydáno:	Elsevier Inc 01.03.2019 Elsevier
Témata:	Arquitectura de computadors Cache management Fault-tolerance Fault-tolerant computing Informàtica Multiprogramació (Ordinadors electrònics) Multiprogramming (Electronic computers) Near-threshold voltage On-chip caches SRAM reliability Tolerància als errors (Informàtica) Àrees temàtiques de la UPC SRAM reliability Near-threshold voltage Cache management Fault-tolerance On-chip caches
ISSN:	0743-7315, 1096-0848
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!

Buďte první, kdo okomentuje tento záznam!