A fault-tolerant last level cache for CMPs operating at ultra-low voltage
Voltage scaling to values near the threshold voltage is a promising technique to hold off the many-core power wall. However, as voltage decreases, some SRAM cells are unable to operate reliably and show a behavior consistent with a hard fault. Block disabling is a micro-architectural technique that...
Gespeichert in:
| Veröffentlicht in: | Journal of parallel and distributed computing Jg. 125; S. 31 - 44 |
|---|---|
| Hauptverfasser: | , , , , , |
| Format: | Journal Article Verlag |
| Sprache: | Englisch |
| Veröffentlicht: |
Elsevier Inc
01.03.2019
Elsevier |
| Schlagworte: | |
| ISSN: | 0743-7315, 1096-0848 |
| Online-Zugang: | Volltext |
| Tags: |
Tag hinzufügen
Keine Tags, Fügen Sie den ersten Tag hinzu!
|
Schreiben Sie den ersten Kommentar!