An Efficient and Scalable Semiconductor Architecture for Parallel Automata Processing

We present the design and development of the automata processor, a massively parallel non-von Neumann semiconductor architecture that is purpose-built for automata processing. This architecture can directly implement non-deterministic finite automata in hardware and can be used to implement complex...

Celý popis

Uloženo v:

Podrobná bibliografie
Vydáno v:	IEEE transactions on parallel and distributed systems Ročník 25; číslo 12; s. 3088 - 3098
Hlavní autoři:	Dlugosch, Paul, Brown, Dave, Glendenning, Paul, Leventhal, Michael, Noyes, Harold
Médium:	Journal Article
Jazyk:	angličtina
Vydáno:	New York IEEE 01.12.2014 The Institute of Electrical and Electronics Engineers, Inc. (IEEE)
Témata:	accelerator architectures Architecture (computers) Arrays Automata Biology Complexity theory Computer information security Hardware high performance computing Mathematical analysis Microprocessors parallel architectures Radiation detectors reconfigurable architectures Routing Semiconductors Transaction processing
ISSN:	1045-9219, 1558-2183
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!

Buďte první, kdo okomentuje tento záznam!