FPGA implementation of low complexity LDPC iterative decoder

Low-density parity-check (LDPC) codes, proposed by Gallager, emerged as a class of codes which can yield very good performance on the additive white Gaussian noise channel as well as on the binary symmetric channel. LDPC codes have gained lots of importance due to their capacity achieving property a...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	International journal of electronics Jg. 103; H. 7; S. 1112 - 1126
Hauptverfasser:	Verma, Shivani, Sharma, Sanjay
Format:	Journal Article
Sprache:	Englisch
Veröffentlicht:	Abingdon Taylor & Francis 02.07.2016 Taylor & Francis LLC
Schlagworte:	Algorithms Architecture Channels check-node unit Codes Complexity Decoders Decoding Electrical engineering Error correcting codes iterative decoding algorithms LDPC Message passing parity-check matrix Propagation SMPA
ISSN:	0020-7217, 1362-3060
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Schreiben Sie den ersten Kommentar!