A low-area unified hardware architecture for the AES and the cryptographic hash function ECHO

We propose a compact coprocessor for the AES (encryption, decryption, and key expansion) and the cryptographic hash function ECHO on Virtex-5 and Virtex-6 FPGAs. Our architecture is built around an 8-bit datapath. The Arithmetic and Logic Unit performs a single instruction that allows for implementi...

Celý popis

Podrobná bibliografie

Vydáno v:	Journal of cryptographic engineering Ročník 1; číslo 2; s. 101 - 121
Hlavní autoři:	Beuchat, Jean-Luc, Okamoto, Eiji, Yamazaki, Teppei
Médium:	Journal Article
Jazyk:	angličtina
Vydáno:	Berlin/Heidelberg Springer-Verlag 01.08.2011
Témata:	Circuits and Systems Communications Engineering Computer Communication Networks Computer Science Cryptology Data Structures and Information Theory Networks Operating Systems Regular Paper Hash functions SHA-3 ECHO FPGA AES
ISSN:	2190-8508, 2190-8516
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!