A general hierarchical circuit modeling and simulation algorithm

This paper proposes a new hierarchical circuit modeling and simulation technique in s-domain for linear analog and interconnect circuits. The new method is based on a graph-based symbolic hierarchical circuit decomposition scheme. It can derive the exact or approximate admittances in the reduced cir...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	IEEE transactions on computer-aided design of integrated circuits and systems Jg. 24; H. 3; S. 418 - 434
1. Verfasser:	Tan, S.X.-D.
Format:	Journal Article
Sprache:	Englisch
Veröffentlicht:	New York IEEE 01.03.2005 The Institute of Electrical and Electronics Engineers, Inc. (IEEE)
Schlagworte:	Admittance Algorithms Behavioral modeling Circuit simulation Computational modeling determinant decision diagrams Frequency Integrated circuit interconnections Matrix decomposition matrix determinant model order reduction Partitioning algorithms Polynomials Power system interconnection Studies System-on-a-chip
ISSN:	0278-0070, 1937-4151
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Schreiben Sie den ersten Kommentar!