A parallel Viterbi decoding algorithm

In this paper we express the Viterbi algorithm as a matrix–vector reduction in which multiplication is replaced by addition and addition by minimization. The resulting algorithm is then readily parallelized in a form suitable for implementation on a systolic processor array. We describe the algorith...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	Concurrency and computation Jg. 13; H. 2; S. 95 - 102
1. Verfasser:	Reeve, J. S.
Format:	Journal Article
Sprache:	Englisch
Veröffentlicht:	Chichester, UK John Wiley & Sons, Ltd 01.02.2001
Schlagworte:	BCH codes trellis decoding Viterbi decoding
ISSN:	1532-0626, 1532-0634
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Schreiben Sie den ersten Kommentar!