Self-Reconfigurable Evolvable Hardware System for Adaptive Image Processing

This paper presents an evolvable hardware system, fully contained in an FPGA, which is capable of autonomously generating digital processing circuits, implemented on an array of processing elements (PEs). Candidate circuits are generated by an embedded evolutionary algorithm and implemented by means...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	IEEE transactions on computers Jg. 62; H. 8; S. 1481 - 1493
Hauptverfasser:	Salvador, R., Otero, A., Mora, J., de la Torre, E., Riesgo, T., Sekanina, L.
Format:	Journal Article
Sprache:	Englisch
Veröffentlicht:	New York IEEE 01.08.2013 The Institute of Electrical and Electronics Engineers, Inc. (IEEE)
Schlagworte:	adaptable architectures Adaptive systems Arrays autonomous systems Circuits Evolutionary computing evolutionary computing and genetic algorithms Evolvable hardware Filtering Filtration FPGAs Genetic algorithms Logic reconfigurable hardware Reconfiguration self-adaptive systems Self-organizing networks Studies
ISSN:	0018-9340, 1557-9956
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Schreiben Sie den ersten Kommentar!