Efficient Implementation of a Threshold Modified Min-Sum Algorithm for LDPC Decoders

In this brief, we present a hardware efficient implementation of a threshold modified min-sum algorithm (MSA) to improve the performance of a low density parity-check (LDPC) decoder. The proposed architecture introduces a novel lookup table based threshold attenuation technique, called threshold att...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	IEEE transactions on circuits and systems. II, Express briefs Jg. 67; H. 9; S. 1599 - 1603
Hauptverfasser:	Liu, Yanfang, Tang, Wei, Mitchell, David G. M.
Format:	Journal Article
Sprache:	Englisch
Veröffentlicht:	New York IEEE 01.09.2020 The Institute of Electrical and Electronics Engineers, Inc. (IEEE)
Schlagworte:	Algorithms Architecture Attenuation Bit error rate Circuits Decoders Decoding Field programmable gate arrays FPGA Hardware LDPC codes LDPC decoder Lookup tables min-sum algorithm Optimization Optimization techniques Parity check codes Performance enhancement Signal to noise ratio Table lookup
ISSN:	1549-7747, 1558-3791
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Schreiben Sie den ersten Kommentar!