A Unified Hardware Design for Multiplication, Division, and Square Roots Using Binary Logarithms

Multiplication, division, and square root operations introduce significant challenges in digital signal processing (DSP) systems, traditionally requiring multiple operations that increase execution time and hardware complexity. This study presents a novel approach that leverages binary logarithms to...

Ausführliche Beschreibung

Gespeichert in:

Bibliographische Detailangaben
Veröffentlicht in:	Symmetry (Basel) Jg. 16; H. 9; S. 1138
Hauptverfasser:	Ngo, Dat, Han, Siyeon, Kang, Bongsoon
Format:	Journal Article
Sprache:	Englisch
Veröffentlicht:	Basel MDPI AG 01.09.2024
Schlagworte:	Accuracy Algorithms Approximation Design standards Digital signal processing Digital signal processors Dividing (mathematics) Fourier transforms Hardware Logarithms Multiplication Multiplication & division Number systems Resource utilization Semiconductor industry Signal processing Subtraction United States
ISSN:	2073-8994, 2073-8994
Online-Zugang:	Volltext
Tags:	Tag hinzufügen Keine Tags, Fügen Sie den ersten Tag hinzu!

Schreiben Sie den ersten Kommentar!