Incremental SAT-Based Reverse Engineering of Camouflaged Logic Circuits

Layout-level gate or routing camouflaging techniques have attracted interest as countermeasures against reverse engineering of combinational logic. In order to minimize area overhead, typically only a subset of gate or routing components are camouflaged, and each camouflaged component layout can imp...

Celý popis

Podrobná bibliografie

Vydáno v:	IEEE transactions on computer-aided design of integrated circuits and systems Ročník 36; číslo 10; s. 1647 - 1659
Hlavní autoři:	Cunxi Yu, Xiangyu Zhang, Duo Liu, Ciesielski, Maciej, Holcomb, Daniel
Médium:	Journal Article
Jazyk:	angličtina
Vydáno:	New York IEEE 01.10.2017 The Institute of Electrical and Electronics Engineers, Inc. (IEEE)
Témata:	Hardware security Imaging incremental-SAT Integrated circuit modeling Logic Logic circuits logic de-camouflaging Logic functions Logic gates Reverse engineering
ISSN:	0278-0070, 1937-4151
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!