An Efficient TDC Using a Dual-Mode Resource-Saving Method Evaluated in a 28-nm FPGA

FPGA-based time-to-digital converters (TDCs) are required to be accurate, linear, and fast, while at the same time employing a reduced number of resources. Pushing these requirements to the limit is challenging, although it is constantly required by many applications. This article presents a dual-mo...

Celý popis

Uloženo v:

Podrobná bibliografie
Vydáno v:	IEEE transactions on instrumentation and measurement Ročník 71; s. 1 - 13
Hlavní autoři:	Parsakordasiabi, Mojtaba, Vornicu, Ion, Rodriguez-Vazquez, Angel, Carmona-Galan, Ricardo
Médium:	Journal Article
Jazyk:	angličtina
Vydáno:	New York IEEE 2022 The Institute of Electrical and Electronics Engineers, Inc. (IEEE)
Témata:	Calibration Carry chains Clocks Coders Converters dead-time Delay lines Field programmable gate arrays field-programmable gate array (FPGA) Linearity multichannel TDCs Nonlinearity Propagation delay Propagation modes Signal resolution tapped-delay line (TDL) time-to-digital converter (TDC)
ISSN:	0018-9456, 1557-9662
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!

Buďte první, kdo okomentuje tento záznam!