MODIFIED SURF ALGORITHM IMPLEMENTATION ON FPGA FOR REAL-TIME OBJECT TRACKING / MODIFIKUOTO POŽYMIŲ VAIZDE IŠSKYRIMO SURF ALGORITMO OBJEKTUI SEKTI REALIUOJU LAIKU ĮGYVENDINIMAS LAUKU PROGRAMUOJAMOJE LOGINĖJE MATRICOJE

The paper describes the FPGA-based implementation of the modified speeded-up robust features (SURF) algorithm. FPGA was selected for parallel process implementation using VHDL to ensure features extraction in real-time. A sliding 84×84 size window was used to store integral pixels and accelerate Hes...

Celý popis

Uložené v:
Podrobná bibliografia
Vydané v:Science future of Lithuania Ročník 5; číslo 2; s. 74 - 78
Hlavný autor: Sledevic, Tomyslav
Médium: Journal Article
Jazyk:English
Vydavateľské údaje: Vilnius Gediminas Technical University 01.04.2013
Predmet:
Algorithms
Digital integrated circuits
Equipment and supplies
features extraction
field programmable gate array
Object recognition (Computers)
object tracking
Pattern recognition
Properties
video filtering
Lithuania
ISSN:2029-2341, 2029-2252
On-line prístup:Získať plný text
Tagy: Pridať tag
Žiadne tagy, Buďte prvý, kto otaguje tento záznam!
Popis
Shrnutí:The paper describes the FPGA-based implementation of the modified speeded-up robust features (SURF) algorithm. FPGA was selected for parallel process implementation using VHDL to ensure features extraction in real-time. A sliding 84×84 size window was used to store integral pixels and accelerate Hessian determinant calculation, orientation assignment and descriptor estimation. The local extreme searching was used to find point of interest in 8 scales. The simplified descriptor and orientation vector were calculated in parallel in 6 scales. The algorithm was investigated by tracking marker and drawing a plane or cube. All parts of algorithm worked on 25 MHz clock. The video stream was generated using 60 fps and 640×480 pixel camera. Article in Lithuanian Santrauka Pateikiamas modifikuoto požymių vaizde išskyrimo algoritmo SURF įgyvendinimas lauku programuojamų loginių matricų (LPLM) įrenginiuose. LPLM įrenginiai pasirinkti dėl galimybės tuo pat metu įgyvendinti veikiančius procesus taikant VHDL kalbą. Tai garantuoja, kad požymiai vaizde bus išskirti realiuoju laiku. Skaičiavimams paspartinti taikomas slankusis 84×84 taškų dydžio langas, kuriame saugomas sudėtingas vaizdas. Šio slankiojo lango duomenys taikomi Hessian determinantui, būdingųjų taškų orientacijai ir deskriptoriams apskaičiuoti. Požymiai ieškomi aštuoniose skalėse taikant lokalių ekstremumų paiešką. Požymių orientacijos vektorius ir supaprastintas deskriptorius skaičiuojami šešiose skalėse tuo pat metu. Algoritmo veikimas tiriamas sekant keturių taškų žymeklį ir pagal jį braižant plokštumą arba erdvinį kubą. Skaičiuojama 25 MHz taktiniu dažniu. Vaizdui gauti taikoma 60 kadrų per sekundę dažnio 640×480 taškų raiškos vaizdo kamera.
ISSN:2029-2341
2029-2252
DOI:10.3846/mla.2013.12