Software-Controlled Priority Characterization of POWER5 Processor

Due to the limitations of instruction-level parallelism, thread-level parallelism has become a popular way to improve processor performance. One example is the IBM POWER5TM processor, a two-context simultaneous-multithreaded dual-core chip. In each SMT core, the IBM POWER5 features two levels of thr...

Celý popis

Uložené v:
Podrobná bibliografia
Vydané v:2008 International Symposium on Computer Architecture s. 415 - 426
Hlavní autori: Boneti, Carlos, Cazorla, Francisco J., Gioiosa, Roberto, Buyuktosunoglu, Alper, Cher, Chen-Yong, Valero, Mateo
Médium: Konferenčný príspevok.. Publikácia
Jazyk:English
Vydavateľské údaje: Washington, DC, USA IEEE Computer Society 01.06.2008
IEEE
Institute of Electrical and Electronics Engineers (IEEE)
Edícia:ACM Conferences
Predmet:
SMT
SMT
ISBN:9780769531748, 0769531741
ISSN:1063-6897
On-line prístup:Získať plný text
Tagy: Pridať tag
Žiadne tagy, Buďte prvý, kto otaguje tento záznam!
Buďte prvý, kto okomentuje tento záznam!
Najprv sa musíte prihlásiť.