Software-Controlled Priority Characterization of POWER5 Processor
Due to the limitations of instruction-level parallelism, thread-level parallelism has become a popular way to improve processor performance. One example is the IBM POWER5TM processor, a two-context simultaneous-multithreaded dual-core chip. In each SMT core, the IBM POWER5 features two levels of thr...
Uloženo v:
| Vydáno v: | 2008 International Symposium on Computer Architecture s. 415 - 426 |
|---|---|
| Hlavní autoři: | , , , , , |
| Médium: | Konferenční příspěvek Publikace |
| Jazyk: | angličtina |
| Vydáno: |
Washington, DC, USA
IEEE Computer Society
01.06.2008
IEEE Institute of Electrical and Electronics Engineers (IEEE) |
| Edice: | ACM Conferences |
| Témata: | |
| ISBN: | 9780769531748, 0769531741 |
| ISSN: | 1063-6897 |
| On-line přístup: | Získat plný text |
| Tagy: |
Přidat tag
Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!
|
Buďte první, kdo okomentuje tento záznam!

