DISC: Exploiting Data Parallelism of Non-Stencil Computations on CGRAs via Dynamic Iteration Scheduling

Memory partitioning is commonly used to enhance data parallelism of Coarse-grain reconfigurable arrays (CGRAs), typically targeting stencil computation with regular memory access patterns. However, many important workloads, such as linear algebra and signal processing, include non-stencil computatio...

Celý popis

Podrobná bibliografie

Vydáno v:	Digest of technical papers - IEEE/ACM International Conference on Computer-Aided Design s. 1 - 9
Hlavní autoři:	Liang, Yue, Mou, Di, Liu, Dajiang
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	ACM 27.10.2024
Témata:	Array signal processing Arrays CGRA Design automation Dynamic scheduling Energy efficiency Hardware Linear algebra Memory management Non-Stencil Parallel Data Access Parallel processing Processor scheduling
ISSN:	1558-2434
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!