Formal Verification of Restoring Dividers made Fast and Simple

The paper describes a formal verification method for hardware implementation of restoring divider circuits. The method is based on setting select signals to predefined constants to reduce the design to easily verifiable circuit components, followed by their verification using standard equivalence ch...

Celý popis

Podrobná bibliografie

Vydáno v:	2023 60th ACM/IEEE Design Automation Conference (DAC) s. 1 - 6
Hlavní autoři:	Dasari, Jiteshri, Ciesielski, Maciej
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	IEEE 09.07.2023
Témata:	Computer bugs Debugging Design automation Formal verification Hardware Reverse engineering
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!