HLS-Based Optimization and Design Space Exploration for Applications with Variable Loop Bounds

In order to further increase the productivity of field-programmable gate array (FPGA) programmers, several design space exploration (DSE) frameworks for high-level synthesis (HLS) tools have been recently proposed to automatically determine the FPGA design parameters. However, one of the common limi...

Celý popis

Podrobná bibliografie

Vydáno v:	2018 IEEE/ACM International Conference on Computer-Aided Design (ICCAD) s. 1 - 8
Hlavní autoři:	Choi, Young-kyu, Cong, Jason
Médium:	Konferenční příspěvek
Jazyk:	angličtina
Vydáno:	ACM 01.11.2018
Témata:	Benchmark testing Field programmable gate arrays Optimization Pipeline processing Space exploration
ISSN:	1558-2434
On-line přístup:	Získat plný text
Tagy:	Přidat tag Žádné tagy, Buďte první, kdo vytvoří štítek k tomuto záznamu!